计算机组成原理期末复习题库

计算机采用二进制表示数据的主要原因包括：

因此 I、II、III 均正确，答案为 D。

冯·诺依曼结构计算机采用存储程序思想，程序指令和数据都存放在存储器中，并且都采用二进制形式表示。

从存储器中存放的形式来看，指令和数据本质上都是二进制代码，不能仅凭形式直接区分，需要结合取指和执行过程来判断某个二进制代码是指令还是数据。

因此答案为 C。

已知：

符号位为 $1$，说明 $X$ 为负数。

负数由补码求原码时，符号位保持 $1$ 不变，数值位按位取反加 $1$。

数值位为：

先取反：

再加 $1$：

所以：

因此答案为 B。

寄存器内容为：

采用 $1$ 位符号位，说明最高位为符号位，其余 $7$ 位为小数数值位。

若表示为原码：

符号位为 $1$，表示负数，数值位全为 $0$，所以真值为：

若表示为补码：

对于 $8$ 位定点小数补码，$10000000$ 表示最小值：

若表示为反码：

反码为：

符号位为 $1$，说明是负数。负数反码的数值位是其真值绝对值数值位按位取反得到的。

因此数值位取反：

所以其绝对值为：

所以真值为：

因此三个真值分别为：

移码是在真值的基础上加上一个偏置常数得到的编码。若偏置常数为 $2^{n-1}$，则移码和补码的关系是：

零的补码为：

而零的移码为：

二者并不相同，因此 A 错误。

相同位数的补码和移码表示范围相同，只是编码形式不同，所以 B 正确。

同一个数的补码和移码通常符号位相反，其余位相同，所以 C 正确。

在计算机中，一般用移码表示浮点数的阶码，用补码表示定点整数，所以 D 正确。

因此错误的是 A。

若定点小数的补码为：

其中 $x_0$ 为符号位，小数部分共有 $n$ 位。

补码求相反数的方法是：连同符号位按位取反，末位加 $1$。

由于小数部分最低位 $x_n$ 的权值为：

所以末位加 $1$ 等价于加上：

因此：

浮点数中：

格式 $1$ 的阶码长、尾数短，因此可表示的数的范围更大，但精度较低。

格式 $2$ 的阶码短、尾数长，因此可表示的数的范围更小，但精度更高。

所以答案为 B。

23年北科大考研题中以填空题形式出现问阶码决定什么,位数决定什么

当浮点数的尾数采用补码表示时，判断是否为规格化数，主要看尾数符号位与小数点后第一位是否相异。

若尾数为正数，则数符为 $0$，规格化尾数应形如：

若尾数为负数，则数符为 $1$，规格化尾数应形如：

因此，补码尾数规格化的判断方法是：

所以答案为 D。

在 $2022$ 年北科大考研题中，该知识点曾以填空题形式出现。

首先将 $8.25$ 转换为二进制：

规格化表示为：

因为 $X=-8.25$，所以符号位：

阶码为：

$130$ 的二进制为：

尾数部分取规格化后小数点后的部分：

所以 IEEE754 单精度编码为：

按 $4$ 位一组转换为十六进制：

即：

因此答案为 A。

先将十六进制数 $4C000000H$ 转换为二进制：

IEEE754 单精度浮点数格式为：

因此：

表示该数为正数。

阶码字段为：

IEEE754 单精度浮点数的偏置常数为 $127$，所以阶码真值为：

尾数字段全为 $0$，所以规格化尾数为：

因此该浮点数的真值为：

所以该数的十进制真值为 $33554432$。

先将十六进制数 $C136\ 0000H$ 转换为二进制：

IEEE754 单精度浮点数格式为：

因此符号位为：

表示该数为负数。

阶码字段为：

单精度浮点数的偏置常数为 $127$，所以阶码真值为：

尾数字段为：

因此规格化尾数为：

将其转换为十进制：

所以该浮点数真值为：

因此答案为 $-11.375$。

奇校验要求整个编码中 $1$ 的个数为奇数。

逐项统计：

其中 $1$ 的个数为 $4$，为偶数，不满足奇校验。

其中 $1$ 的个数为 $3$，为奇数，满足奇校验。

其中 $1$ 的个数为 $4$，为偶数，不满足奇校验。

其中 $1$ 的个数为 $4$，为偶数，不满足奇校验。

因此答案为 B。

指令集体系结构的英文缩写是 ISA，即 Instruction Set Architecture。

ISA 是软件和硬件之间的接口，规定了低级语言程序员可见的计算机功能和结构。

ISA 通常包括：

• 指令格式；
• 指令种类；
• 寻址方式；
• 数据类型；
• 用户可见寄存器的组织；
• 存储器地址空间等。

用户可见寄存器的长度、功能和编号属于 ISA 的内容。

因此，D 说法错误。

若操作码有 $n$ 位，则最多可以表示：

种不同操作。

题目中共有 30 种不同操作指令，因此需要满足：

因为：

所以操作码至少需要 $5$ 位二进制数。

因此答案为：5。

加法指令在执行周期是否访存，取决于操作数所在的位置。

如果加法指令的操作数都在寄存器中，则执行周期不需要访问主存；如果加法指令的地址码给出的是存储器地址，则需要根据该地址访问主存，取出操作数后再进行加法运算。

因此，不能笼统地说加法指令执行周期一定访存或一定不访存。

当指令的地址码给出存储器地址时，该加法指令在执行周期一定需要访存。

因此答案为 C。

设指令字长为 $L$ 位。

三地址指令有 3 个地址字段，每个地址字段为 6 位，因此地址字段共占：

位。

三地址指令有 29 条，所以操作码字段至少需要满足：

因为：

所以三地址指令操作码至少需要 5 位。

因此指令字长至少需要：

位。

由于计算机按字节编址，指令字长通常应取字节的整数倍，所以至少应取：

位。

因此答案为 A。

寄存器间接寻址不是把操作数直接放在寄存器中，而是寄存器中保存操作数所在主存单元的地址。

因此，需要根据寄存器中的地址访问主存，才能取得操作数。

寄存器间接寻址的有效地址为：

其中，$R_i$ 中存放的是操作数的有效地址，操作数本身存放在主存单元中。

所以答案为：主存单元中；操作数的有效地址。

相对寻址方式中，操作数或转移目标的有效地址由程序计数器 $PC$ 的内容加上位移量得到：

其中 $A$ 为指令中给出的形式地址或偏移量。

由于有效地址是相对于当前 $PC$ 计算得到的，因此程序整体装入到主存的不同位置时，只要指令之间的相对位置不变，程序仍然可以正确执行。

所以，相对寻址有利于程序浮动和位置无关代码的实现。

因此答案为 B。

该指令系统可完成 108 种操作，且操作码长度固定。设操作码占 $n$ 位，则应满足：

因为：

所以操作码至少需要：

位。

题目中共有直接、间接、变址、基址、相对、立即 6 种寻址方式。设寻址特征位占 $m$ 位，则应满足：

因为：

所以寻址特征位至少需要：

位。

指令字长为 24 位，在保证最大范围内直接寻址的前提下，剩余位数都作为地址码字段，因此地址码字段位数为：

所以直接寻址范围为：

个存储字。

由于存储字长为 24 位，一次间接寻址时，地址字段先指出一个存储单元，该存储单元中的 24 位内容可作为有效地址，因此一次间址的范围为：

个存储字。

因此答案为：

该转移指令占两个字节，取指令前：

取第一字节后：

取第二字节后：

相对寻址方式中，转移目标地址由取完指令后的 PC 值加上相对位移量得到：

已知目标地址为：

所以位移量为：

第二字节位移量用补码表示，$10H$ 的 8 位二进制为：

因此 $-10H$ 的 8 位补码为：

转换为十六进制：

所以该转移指令第二字节的内容为：

寻址方式用于说明如何根据指令中的地址信息找到操作数。

指令系统采用多种寻址方式，可以根据不同场景灵活表示操作数地址，在缩短指令地址字段长度的同时扩大寻址能力，并提高程序设计的灵活性。

因此答案为 B。

变址寻址方式中，有效地址由形式地址与变址寄存器内容相加得到：

题中形式地址为：

变址寄存器中的值为：

因此有效地址为：

题中地址 C000H 中的内容 B000H 是存储器间接寻址时才会用到的信息，本题采用的是变址寻址，因此不需要使用 B000H。

所以答案为 D。

已知目的寄存器初值为：

形式地址为：

（1）当 $MOD=00$ 时，为立即寻址，$A$ 本身就是立即数，因此源操作数为：

执行加法：

所以：

（2）当 $MOD=01$ 时，为变址寻址，$A$ 为偏移量，变址寄存器内容为：

有效地址为：

由表可知：

执行加法：

所以：

（3）当 $MOD=10$ 时，为相对寻址，$A$ 为偏移量。指令存放在 $1000H$ 单元中，取指后 PC 自增，故：

根据题表给出的相对偏移地址，可访问：

由表可知：

执行加法：

所以：

补码运算可以把减法转化为加法：

因此加法和减法可以统一用加法器实现，不需要单独设计减法器，从而简化运算器结构。

同时，补码表示中符号位和数值位可以统一参加运算，便于处理带符号数。

乘除法中也常采用补码相关算法，以便统一处理正数和负数。

所以答案为：补码加减法；补码乘除法。

因为 $x=68$，$y=36$，字长为 $8$ 位，所以：

要计算：

可以转化为：

在加法器中实现减法时，通常将减数 $y$ 按位取反，并使低位进位 $C_0=1$，即：

所以加法器的两个输入加数为：

低位进位为：

于是：

最高位产生的进位舍去，结果为：

即十进制的 $32$。

由于 $x=68$，$y=36$，实际结果为：

$32$ 在 $8$ 位补码表示范围 $[-128,127]$ 内，因此没有溢出。

所以溢出标志为：

最终结果为：

int 型变量通常为 $32$ 位，有符号整数采用补码表示。

首先分析 $x$：

最高位为 $1$，说明 $x$ 是负数。求其真值时，对补码取反加 $1$：

所以：

再分析 $y$：

最高位为 $0$，说明 $y$ 是正数：

所以：

因此：

将 $98$ 写成 $32$ 位十六进制：

求 $-98$ 的补码：

所以：

$-98$ 在 $32$ 位补码表示范围内，没有溢出。

因此答案为 C。

设被加数、加数和结果的符号位分别为 $x_s$、$y_s$、$s_s$。

（1）符号位判断法

两个同号数相加，若结果变号，则发生溢出。

正数加正数，结果为负数时溢出：

负数加负数，结果为正数时溢出：

所以加法溢出逻辑表达式为：

减法可以看作加上相反数，即：

因此减法溢出逻辑表达式可写为：

即被减数和减数异号，且结果符号与被减数符号不同，则发生溢出。

（2）双符号位判断法

双符号位判断法采用两个符号位表示数的符号。

运算结果的双符号位为：

或

表示没有溢出。

若运算结果的双符号位为：

或

则表示发生溢出。

其中：

通常表示正溢出，

通常表示负溢出。

（3）进位判断法

设符号位产生的进位为 $C_s$，最高数值位向符号位产生的进位为 $C_{s-1}$。

若二者相同，则没有溢出；若二者不同，则发生溢出。

因此溢出标志为：

其中 $\oplus$ 表示异或运算。

因为 $x=+63$，$y=31$，字长为 $8$ 位，采用补码表示。

首先写出二进制补码：

计算：

$32$ 的 $8$ 位补码为：

由于 $8$ 位补码带符号整数的表示范围为：

结果 $32$ 在表示范围内，没有溢出，因此：

所以答案为 B。

在 32 位机器中，int 型通常为 32 位，short 型通常为 16 位。

首先：

由于 $x$ 是 int 型，所以用 32 位十六进制表示为：

其次：

$9$ 的 16 位二进制表示为：

求 $-9$ 的补码，按位取反加 1：

即：

执行：

而：

由于 $z$ 是 int 型，所以用 32 位十六进制表示为：

因此：

所以答案为 D。

补码定点整数扩展位数时采用符号扩展，即用原数的符号位填充高位。

原 8 位补码为：

最高位为 $1$，表示负数，因此扩展到 16 位时，高 8 位应全部补 $1$：

将其转换为十六进制：

因此答案为 D。

ALU 是算术逻辑单元，主要完成算术运算和逻辑运算。

在 ALU 中，加法器是实现加法、减法、比较以及许多逻辑扩展操作的核心基础部件。减法可以通过补码加法实现，比较操作也常以减法或加法器运算结果为基础。

因此，ALU 的核心部件是加法器。

因此答案为 C。

运算器速度受 ALU 输入端结构和寄存器组结构影响。

ALU 输入端若采用锁存器传送操作数，通常需要先将操作数送入锁存器，再由锁存器送入 ALU，数据传送环节较多，速度较慢；若采用多路选择器，则可以根据控制信号直接选择操作数送入 ALU，速度相对较快。

寄存器组若采用高速小存储器结构，本质上类似用存储器方式组织寄存器，访问速度通常比独立寄存器结构慢；独立寄存器结构可以直接选通寄存器，速度较快。

因此，速度最慢的方案是：ALU 输入端采用锁存器向 ALU 传送操作数，寄存器组采用高速小存储器结构。

所以答案为 A。

CPU 的基本功能包括：

• 指令控制：控制程序中指令的执行顺序；
• 操作控制：产生完成各类操作所需的控制信号；
• 数据加工：完成算术运算和逻辑运算；
• 时序控制：协调各部件按照规定的时间顺序工作。

因此答案为：

数据通路是指指令执行过程中，数据在各个部件之间传送和处理所经过的路径，通常由组合逻辑操作元件和寄存器等状态元件组成。

ALU 属于操作元件，主要完成算术运算和逻辑运算；通用寄存器属于状态元件，用于暂存操作数、中间结果或运算结果，也是数据通路的重要组成部分。

因此，“通用寄存器属于状态元件，但不包含在数据通路中”这一说法错误。

所以答案为 C。

通用寄存器主要用于暂存操作数、中间结果和运算结果，其位数通常应与 CPU 一次能够处理的数据位数相一致。

机器字长是指计算机一次能直接处理的二进制数据位数，通常与运算器、通用寄存器的位数有关。因此，通用寄存器的位数一般取决于机器字长。

因此答案为 C。

IR 是指令寄存器，用来存放当前正在执行的整条指令，而不只是操作码。

一条指令通常包括操作码字段和地址码字段等，操作码只是指令的一部分。

PC 用于存放将要执行的指令地址，顺序执行时，通常通过：

使 PC 指向下一条指令。

控制单元用于对指令操作码译码，并产生相应的控制信号。

因此错误的是 A。

PC 用于存放指令地址，即下一条将要执行的指令在主存中的地址。

MAR 是主存地址寄存器，用于存放访问主存时的地址。

由于 PC 和 MAR 都需要表示主存地址空间中的地址，因此二者的位数通常相同。

IR 用于存放指令，MDR 用于存放主存读写数据，PSW 用于存放程序状态信息，它们的位数不一定与 PC 相同。

因此答案为 D。

控制器的作用是根据当前指令、当前执行节拍以及状态反馈信息产生相应的控制信号。

其中：

表示指令译码器输出，用于说明当前正在执行哪一类指令；

表示节拍信号，用于说明当前处于指令执行过程中的哪一个时刻或阶段；

表示状态反馈信息，例如条件码、标志位、中断请求等。

因此控制信号不仅与指令译码结果有关，还与节拍信号和状态反馈信息有关。

所以控制器的基本原理可表示为：

因此答案为 D。

CPU 响应中断时，需要保存当前程序的现场，以便中断服务程序执行完毕后能够正确返回原程序继续执行。

现场通常包括当前程序的断点地址和程序状态信息。其中，断点地址保存在程序计数器 PC 中，程序状态信息保存在程序状态字寄存器 PSW 中。

这些内容一般被保存到堆栈中，中断返回时再从堆栈中恢复。

因此答案为：程序计数器 PC；程序状态字 PSW；堆栈。

堆栈是一种后进先出的存储结构，常用于保存返回地址、现场信息和临时数据等。

为了支持堆栈操作，CPU 内通常设置一个专用寄存器，称为堆栈指针寄存器，记作 SP。

SP 中保存当前栈顶单元的地址，用于指示压栈和出栈操作的位置。

因此答案为：堆栈指针寄存器 SP；栈顶地址。

状态寄存器用于保存 CPU 运算后的状态信息，如零标志、进位标志、溢出标志、符号标志等。

这些状态标志位通常由 ALU 的运算结果决定。例如，若运算结果为 0，则零标志位被置位；若补码运算发生溢出，则溢出标志位被置位；若结果最高位为 1，则符号标志位被置位。

因此，状态寄存器中的各个状态标志位是依据算术逻辑部件上次的运算结果来置位的。

所以答案为 A。

PSW 是程序状态字寄存器，用来保存程序或 CPU 运行过程中的状态信息。

常见状态信息包括进位标志、零标志、溢出标志、符号标志、中断允许状态等。

程序计数器 PC 用于存放下一条将要执行的指令地址；累加器和通用寄存器主要用于暂存操作数或运算结果。

因此，描述系统运行状态的部件是 PSW 寄存器，答案为 D。

指令周期是指 CPU 从主存中取出一条指令，并完成该指令执行所需要的全部时间。

一条指令的执行过程通常包括取指、译码、执行等阶段，不同类型的指令可能还包括访存、写回等阶段。

因此答案为：指令周期。

该流水线共有 3 个阶段：取指、分析、执行。

流水线的时钟周期由最长阶段决定：

第一条指令完成需要经历三个阶段，所用时间为：

从第二条指令开始，在流水线稳定后，每隔一个时钟周期完成一条指令，即每隔 $2ns$ 完成一条指令。

因此 100 条指令全部完成所需时间为：

因此答案为 D。

流水线的时钟周期应由最慢流水段的延迟决定，并且还要加上流水段寄存器的延迟。

将功能部件 E 和 F 合并后，该流水段的延迟为：

因此 5 个流水段的功能部件延迟分别为：

其中最大延迟为：

再加上流水段寄存器延迟 $20ps$，所以流水线时钟周期至少为：

因此答案为 A。

流水线的 CPU 周期，也称流水线时钟周期，应由最慢的流水段决定。

题目中 4 个功能段的时间分别为：

其中最大值为：

又因为题目说明忽略各功能段之间的缓存时间，所以不需要再加流水段寄存器延迟。

因此该计算机的 CPU 周期至少为：

所以答案为 A。

该指令为：

其中 $(R_1)$ 表示寄存器间接寻址，即 $R_1$ 中保存的是主存地址，真正的源操作数在主存单元 $M[(R_1)]$ 中。

指令功能为：

由于该指令长度占一个编址单位，因此取指阶段中：

取指过程为：

表示把当前指令地址送入 $MAR$，并发出读主存信号。

表示从主存中读出指令，同时 $PC$ 指向下一条指令。

表示将取出的指令送入指令寄存器 $IR$。

执行阶段中，需要先根据 $R_1$ 的内容访问主存，取出源操作数：

然后将 $R_2$ 和主存中取出的操作数分别送入暂存寄存器：

最后由 $ALU$ 完成加法，并写回 $R_2$：

因此完整微操作序列为：

（1）取指周期的基本任务是根据 PC 中的地址从主存取出指令，并送入指令寄存器 IR。

首先将 PC 中的指令地址送入 MAR，同时发出读命令：

然后主存根据 MAR 中的地址读出指令，送入 MDR。题目要求取指周期中由 ALU 完成：

因此可以在读存储器的同时完成 PC 加 1 操作：

最后将 MDR 中的指令送入 IR：

所以取指周期至少需要 3 个节拍。

（2）指令 \(\mathrm{ADD}\ \#a\) 表示立即寻址，操作数 \(a\) 直接包含在指令中，另一个隐含操作数在 ACC 中，指令功能为：

执行时，先将 ACC 中的内容送入暂存器 \(R_1\)，再将指令中给出的立即数 \(a\) 送入暂存器 \(R_2\)，最后由 ALU 完成加法运算，并将结果送回 ACC：

因此执行阶段可按 3 个节拍完成。

存储器层次结构中，越靠近 CPU，速度越快，容量越小，价格越高；越远离 CPU，速度越慢，容量越大，价格越低。

速度从快到慢的顺序为：

因此答案为 D。

高速存储器速度快但容量小、价格高；低速存储器容量大、价格低但速度慢。

采用存储器分级体系，可以在速度、容量和价格之间取得较好的折中。

因此答案为 C。

$1K = 1024$，所以：

十进制的 $6144$ 转换为十六进制为：

因为首地址为 $00000H$，末地址应为：

所以末地址为 $017FFH$。

Cache 是主存内容的副本，用于提高访问速度，并不增加存储系统的有效容量。

因此由 $16KB$ Cache 和 $16MB$ 主存构成的存储系统，其总容量通常按主存容量计算，为：

所以答案为 $16MB$。

存储器总容量为：

地址范围 $0000H$--$1FFFH$ 的容量为：

该区域为 ROM 区，因此 RAM 区容量为：

题目要求按字节编址，因此每个存储单元为 $8$ 位。

一片 $8K \times 4$ 位 RAM 的容量为：

要组成 $8K \times 8$ 位，需要 2 片 $8K \times 4$ 位 RAM。

而 $56KB$ 可以分成：

组 $8K \times 8$ 位存储区。

所以总共需要：

片 RAM。

因此答案为：14。

流水线技术提高的是多条指令连续执行时的吞吐率，并不一定缩短单条指令的执行时间。

在非流水方式下，一条指令可以按照各阶段实际需要的时间顺序完成；而采用流水线后，每条指令必须经过所有流水段。

同时，流水段之间需要加入流水段寄存器，这会带来锁存、传输等额外时间开销。

此外，流水线的时钟周期由最慢的流水段决定。若各流水段执行时间不均衡，则较快的流水段也必须等待最慢流水段完成。

因此，一条指令在流水线中的完成时间可能比非流水方式更长。

该题不是 IEEE754 浮点数格式，而是 IBM370 短浮点数格式。

其机器数格式为：

首先将真值规格化为 IBM370 的十六进制浮点形式：

因此数符位为：

阶码真值为：

由于阶码采用移码表示，偏置常数为 $64$，所以移码阶码为：

尾数为：

将数符、阶码和尾数组合：

按 $4$ 位一组写成十六进制：

即：

所以对应的机器数为：

总线是多个部件共享的一组信息传输线路。

由于总线是共享资源，同一时刻只能允许一个部件向总线发送数据，否则会发生总线冲突。因此，多个部件只能分时向总线发送数据。

但是，总线上传输的数据可以同时被多个部件接收。也就是说，一个部件发送数据时，多个接收部件可以同时从总线上接收该数据。

所以，挂接在总线上的多个部件只能分时向总线发送数据，但可同时从总线接收数据。

因此答案为 D。

I/O 指令用于实现 CPU 与外部设备之间的数据交换。

在程序控制方式下，CPU 通常不能直接与 I/O 设备本体交换数据，而是通过 I/O 端口进行访问。执行输入指令时，数据一般从 I/O 端口送入 CPU 的通用寄存器；执行输出指令时，数据一般从 CPU 的通用寄存器送到 I/O 端口。

因此，I/O 指令实现的数据传送通常发生在通用寄存器和 I/O 端口之间。

所以答案为 D。

RISC 是精简指令集计算机，其主要特点包括：指令种类少、指令格式规整、寻址方式少、通用寄存器数量较多，并且多数指令可在一个时钟周期内完成。

RISC 为了提高指令执行速度，通常采用硬布线控制器，而不是微程序控制器。微程序控制器更多见于 CISC 结构中，因为 CISC 指令复杂，适合用微程序方式实现控制。

因此，“RISC 普遍采用微程序控制器”这一说法错误。

所以答案为 A。

该浮点数格式为：

阶码采用移码表示，偏置值为：

尾数采用补码表示，且要求规格化。

（1）真值为：

由于尾数采用补码规格化表示，负数规格化尾数应满足：

将其规格化为：

因此阶码真值为：

阶码采用移码表示：

尾数为：

$+0.75$ 的 12 位定点小数原码为：

所以 $-0.75$ 的补码为：

即尾数编码为：

将阶码和尾数组合：

转换为十六进制：

所以浮点数代码为：

（2）已知浮点数编码为：

其中阶码为：

阶码采用移码表示，偏置值为 8，所以阶码真值为：

尾数为：

即：

其十进制值为：

所以该浮点数的真值为：

因此答案为：

寄存器中存放的内容本质上都是二进制位串，仅从形式上无法判断它表示数据还是地址。

在指令执行过程中，寄存器内容的含义需要由当前指令的操作码和寻址方式来解释。

例如，某些指令中寄存器内容可作为操作数，而在寄存器间接寻址中，寄存器内容则表示操作数所在主存单元的有效地址。

因此答案为 C。

原码乘法中，乘积的符号位由两个操作数的符号位异或得到。

因为 \(X\) 为正数，\(Y\) 为负数，所以乘积为负数。

数值部分相乘：

其中：

由于两个数的小数点后均为 4 位，因此：

所以数值部分乘积为：

乘积符号为负，因此：

写成原码形式为：